Skip to content

运算方法和运算器

溢出的产生及检测

  • 单符号位检测方法
  • 进位检测方法
  • 变形补码检测方法

补码(变形补码)的加减法运算

运算规则

[X+Y]=[X]+[Y][XY]=[X]+[Y][Y]各位(包括符号位)取反且末位 + 1[Y]

基本加减法运算器设计

串行加法器、并行加法器组成及其工作原理

  • 串行加法器中,只有一个全加器
  • 并行加法器由多个全加器组成,数据各位同时计算

进位的产生和传递

CI=AiBi+(AIBi)Ci1

进位表达式可以表示为 CI=Gi+PiCi1

  • Gi=AiBi 为进位产生函数
  • Pi=AiBi 为进位传递函数

  • 串行进位链,又称行波进位链 serial_carry_chain
    • C1=G1+P1C0,Cn=Gn+PnCn1
    • 设一级与门、或门的延迟定为 t_y$$ 不考虑 Gi,Pi 的形成时间,每一级全加器都是进位延迟为 2ty
    • 字长为 n 位的情况下,C0Cn 最长延迟位 2nty
  • 并行进位链,又叫先行进位、同时进位,特点是各级信号同时生成
  • C1=G1+P1C0C2=G2+P2C1=G2+P2G1+P2P1C0C3=G3+P3C2=G3+P3G2+P3P2G1+P3P2P1C0
    • C0Cn 的最长延迟时间仅为 2ty
    • 随着金卫叔的增加 Ci 的逻辑式会越来越长,使电路变得很复杂,完全采用并行进位是不显示的

实际应用的并行加法器加速进位方式

组内并行、组间串行的单级先行进位方式及其工作原理,组内并行组间并行的多级先行进位方式及其工作原理

  • 单级先行进位方式(组内并行、组间串行)

    • 先行进位电路 CLA,延迟时间是 2ty

    add1

  • 多级先行进位方式(组内并行、组间并行)

    C4=G4+P4+G3+P4P3G2+P4P3P2G1+P4P3P2P1C0=G1+P1C0
    • Gi 组进位产生函数,Pi 组进位传递函数
    • 成组先行进位电路 BCLA (Block Carry Look Ahead) 延迟时间是 2ty
    • 进位产生和传递分三步,最长进位延迟时间是 6ty
      • C0 产生第一小组的 C1C2C3 所有小组的 GiPi
      • CLA 电路产生 C4,C8,C12,C16
      • 产生 C5C7,C9C11,C13C15

    add2